英特尔宋继强：有信心2030年实现单设备1万亿晶体管目标

　　昨天，英特尔研究院副总裁、英特尔中国研究院院长宋继强在《新算力时代，实现万亿晶体管》主题演讲中指出，英特尔有信心在2030年实现在单个设备上达到1万亿的晶体管的目标。

　　持续长期的算力，是支撑各行业数字化转型升级的重要力量。通过长期的市场调研及客户沟通，英特尔发现，全球数据量正呈指数级增长，预计2020年往后十年数据量将呈指数级上升，未来会达到10的30次方。此外，数据的形态也正呈现出多样化趋势，现在大部分的数据还是通过人工、程序化等方式去定义并处理数据，而在未来，非常多的数据是通过传感器的感知进入到数字世界，必须要通过AI等技术去进行处理，并实时反馈到物理世界中去。

　　英特尔发现，未来的数据量和质的变化一定需要新的算力去支持，而不是现在的方法就可以完全支撑的。因此，英特尔对未来算力的支持有很高的预期，并且推测到2030年，单一个设备中将具备1万亿个晶体管。

　　“现在一个设备中有1千亿个晶体管，到2030年有1万亿个晶体管，在未来7-8年是10倍的增长，这样的增长速率仍然是符合摩尔定律的。而且通过英特尔很多部门的产品性能分析可以看到，基本上也是维持这样的一个增长速率。”宋继强表示。

　　推动摩尔定律不断前进，持续提高芯片集成密度

　　宋继强看到，在未来几年间，通过采用RibbonFET环绕栅极晶体管技术、PowerVia背部供电技术等制程工艺，同时引入High-NA EUV光刻机并且叠加2.5D、3D封装技术，都将有助于实现更高的设备晶体管集成度。

　　随着半导体制程工艺逐渐接近1纳米，甚至说推进到埃米级，继续靠晶体管萎缩来达到更高的集成度会越来越困难，成本也越来越高。为了进一步达到在单设备里增加晶体管密度的目的，通过先进封装技术让多个制成工艺节点的芯片集成在一起，让更大的裸片复合成为可能。

　　据宋继强介绍，在最近的IEDM国际学术大会上面，英特尔发布了8个关于前沿组件技术方面的研究，这些技术能够帮助英特尔持续推动摩尔定律不断前进。

　　其中，英特尔发布的3D封装技术，通过Hybrid Bonding实现芯力的无缝集成，把现在的单芯片级别芯片互连之间的间距从10微米继续缩小到3微米级别，是的互联密度提升了10倍。

　　此外，通过使用新的超薄2D材料，英特尔还可以在未来的晶体管中去替代硅作为通道材料，进一步抵抗短沟道效应，提高晶体管的效率和降低功耗。通过布局新的存储器件技术研究，能够去达到更高的存储密度，降低存储时延，从而使未来在嵌入式存储器里面达到更高的密度……

　　持续超能异构，搭建软硬一体的芯片生态

　　有了这些新的技术制造出来的半导体材料，英特尔就有了更多的在架构上去创新的机会。

　　根据处理数据的类型，目前英特尔推出的“芯片”其实可以分为CPU、GPU、IPU、IPGA或者AI专用加速器等，然而，开发者在基于不同芯片开发的时候通常会面临着不同的技术问题，而且很难在多架构上进行编程。因此，如何让未来的软件开发人员可以非常容易地使用到这些不同架构芯片的能力，让他们的程序在未来的新的XPU产生的情况下继续保持兼容性?成为了英特尔需要努力的方向。

　　据宋继强介绍，通过开展异构计算布局，英特尔打造了一个集XPU硬件、oneAPI软件以及UCle开放标准于一体的软硬一体化生态平台。

　　其中，oneAPI是一个建立在开放统一的跨架构社区编程的模型，在这个社区上，英特尔通过推动一种基于标准的统一软件堆栈，去统一描述底层的、源自于不同硬件厂商的CPU、GPU、XPU等硬件能力，然后再通过各种不同的高性能库去封装这些底层硬件的能力，并且允许通过业界标准的clk编程语言直接对这些硬件能力进行编程，让上层的应用和服务更加关注于软件或者运用的实现，不需要过多的关心底层的硬件技术原理及演进。

　　此外，英特尔还积极地推动建立了UCle这样的一个开放联盟，首先把英特尔相关的处理器、D2D I/O技术，以及一些多芯片互连通信的技术、协议等都推送在这个标准里。同时也会去支持对接诸如Arm Risc等其他不同种类的芯片，保证让各个厂商生产出来的硬件，都可以首先在物理层它们的电器层面进行无缝对接，进一步实现信号数据传输协议层的统一。

　　“总之，在未来的芯片半导体这个领域需要非常多的各种各样的技术，在开放的领域去探讨和共进，我们相信在这个领域，创新是永不止步的，我们非常有信心在2030年实现在单个设备上达到1万亿的晶体管的目标。”宋继强表示。